일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- PCB
- 마이컴
- 임베디드시스템
- easyeda
- 7 세그먼트
- MAC OS
- St
- terminal
- bldc
- JLCPCB
- m4
- Embedded System
- 전자공학
- 임베디드
- EMBEDDED
- 8051
- Developer
- RTOS
- 모두의연구소
- CCS
- TM4C123
- 아트웍
- 초보개발자
- TI
- Arm
- TM4C123GXL
- GPIO
- mcu
- IoT
- Programming
- Today
- Total
목록Embedded System (5)
Engineering Agit
◈ 여는 글 본 Session 03은 모두의 연구소(강남 캠퍼스) 임베디드 랩의 2번째 session(2021.01.13~)을 다룬다. (Session 03인 이유는 Session 01이 비공식적인 session이었기 때문이다.) 이번 session은 RTOS에 관하여 다룬다. 1. 교재 ① 임베디드 OS 개발 프로젝트: - 실제 임베디드 OS의 구현을 위한 실습교재 ② RTOS를 이용한 실시간 임베디드 시스템 디자인: - 위의 교재에서 명시되어있지 않은 이론적인 내용을 담고 있다. 2. 개발환경 구성 실습교재에서는 Linux환경에서 진행하고 있지만, 현재 사용하고 있는 노트북은 Mac OS가 설치되어 있기 때문에 VM을 설치하여 Linux를 실행하거나 하드에 직접 OS 사용공간을 할당하여 사용해야 하기..
◈ 여는 글 본 프로젝트는 '모두의 연구소 강남캠퍼스' 소속 '임베디드 랩'의 2020년 두 번째 session을 마무리하는 프로젝트이다. 기간은 2020년 11월 11일부터 2020년 11월 25일까지 2주에 걸쳐 진행된다. 이번 세션에서 다루었던 모든 주제(GPIO, SysTick, SysCLK, ADC, LCD_interface 등) 를 하나의 시스템을 구현하는데 적용하게 되며, 모든 코드는 DRA(Direct Register Access) 방식으로 짜여진다. 1. 진행 2주에 걸쳐 진행되는 프로젝트이므로 첫 주차와 두째 주차로 나누어 시스템을 개발한다. 주차 내용 1 주차 (2020.11.11 ~ 2020.11.18) - SRS 작성 - Control module code 구성 및 테스트 - 버그..
◈ 본문에 들어가기 앞서 본 게시물은 GPIO 기본적인 input, output 설정에 관한 code analysis를 다룬다. 2020/08/22 - [Embedded Lab. @ Modu inst./2020 Session 02 (2020.06~)] - [Session 02 TM4C123GXL Study 02] - GPIO 03 [Session 02 TM4C123GXL Study 02] - GPIO 03 ◈ 본 글은 지난 '[Session 02 TM4C123GXL Study 02] - GPIO 02'에 이어진다. 2020/08/07 - [Embedded Lab. @ Modu inst./2020 Session 02 (2020.06~)] - [Session 02 TM4C123GXL Study 02] - G..
◈ 본문에 들어가기 앞서 GPIO는 1. Datasheet 2. edX강좌 내용 으로 구성된다. 이번 포스트에서는 GPIO 핀의 기본적인 특징을 언급할 것이다. #1 GPIO module features GPIO module은 6개의 물리적 GPIO block들로 이루어져있다. 이는 각각의 GPIO port(A~F)에 상응한다. Up to 43 GPIOs, depending on configuration Highly flexible pin muxing allows use as GPIO or one of several peripheral functions 5-V-tolerant in input configuration Ports A-G accessed through the Advanced Periphera..
Vcc, GND, Port 0(P0.0~P0.7), Port1(P1.0~P1.7), Port2(P2.0~P2.7), Port3(P3.0~P3.7), RST, ALE/PROG, PSEN, EA/Vpp, XTAL1, XTAL2 1. Port 0 (P0.0~P0.7) 'Port 0'은 8bit open drain 양방향 I/O port이다. Output으로 사용되면, 각 pin은 8개의 TTL(Transistor-Transistor Logic) input을 sink할 수 있다. Port 0 pin에 1s를 쓰면 high impedence input pin으로 쓸 수 있다. Port 0은 외부 program & data memory에 접근할 때 multiplexed low-order address/data bu..